IC技术服务
IC技术服务:设计方法学的研究与设计服务

     “中心”所属实验室在超深亚微米,超大规模片集成电路设计后端设计方法学的以下方向上进行深入研究:(1)超深亚微米(90nm、65nm、45nm)芯片的后端低功耗设计。(2)统计学角度的静态时序分析(SSTA)。(3)占空比对称的时钟树的算法与结构的优化。(4)后端设计流程的整体自动化。




从RTL到GDSII的集成电路后端设计流程

     “中心”所属实验室提供超深亚微米、超大规模片上系统(SOC)芯片的广义后端物理集成的设计指导、技术培训与具体项目设计服务。包括:逻辑设计综合(logical design synthesis);全芯片IO及模块的整体布图规划(floorplan);物理综合(physical synthesis);时钟树的生成与优化(clock tree synthesis);布局布线(placement and route);针对每个阶段的静态时序分析(STA);信号完整性分析(SI analysis);功耗分析与优化(power analysis);电源电压降的分析与优化(IR drop analysis);针对每个阶段的逻辑相等性的验证(LEC);芯片的物理验证:版图设计规则检查(DRC),电学规则检查(ERC),物理版图(layout) 与逻辑版图(schematic)的比对(LVS);芯片Tapeout送交流片之前的层次最终检查;后端流程的进度控制与全芯片设计的项目管理。